En fullständig förklaring av chiptillverkningsprocessen (2/2): från wafer till förpackning och testning

Tillverkningen av varje halvledarprodukt kräver hundratals processer, och hela tillverkningsprocessen är uppdelad i åtta steg:waferbearbetning - oxidation - fotolitografi - etsning - tunnfilmsavsättning - sammankoppling - testning - förpackning.

Steg 5: Tunnfilmsavsättning

För att skapa mikroenheterna inuti chippet måste vi kontinuerligt deponera lager av tunna filmer och ta bort överflödiga delar genom etsning, och även lägga till några material för att separera olika enheter. Varje transistor eller minnescell byggs steg för steg genom processen ovan. Den "tunna filmen" vi talar om här avser en "film" med en tjocklek på mindre än 1 mikron (μm, en miljondels meter) som inte kan tillverkas med vanliga mekaniska bearbetningsmetoder. Processen att placera en film som innehåller de erforderliga molekylära eller atomära enheterna på en wafer är "avsättning".

För att bilda en flerskiktshalvledarstruktur måste vi först göra en enhetsstapel, det vill säga växelvis stapla flera lager av tunna metallfilmer (ledande) och dielektriska (isolerande) filmer på ytan av skivan, och sedan ta bort överskottet. delar genom upprepade etsningsprocesser för att bilda en tredimensionell struktur. Tekniker som kan användas för deponeringsprocesser inkluderar kemisk ångavsättning (CVD), atomskiktsdeposition (ALD) och fysikalisk ångdeposition (PVD), och metoder som använder dessa tekniker kan delas in i torr och våt deposition.

Kemisk ångavsättning (CVD)

Vid kemisk ångavsättning reagerar prekursorgaser i en reaktionskammare för att bilda en tunn film fäst vid ytan av skivan och biprodukter som pumpas ut ur kammaren. Plasmaförstärkt kemisk ångdeposition använder plasma för att generera reaktantgaserna. Denna metod minskar reaktionstemperaturen, vilket gör den idealisk för temperaturkänsliga strukturer. Användning av plasma kan också minska antalet avsättningar, vilket ofta resulterar i filmer av högre kvalitet.

Atomskiktsdeposition (ALD)

Atomskiktsavsättning bildar tunna filmer genom att bara avsätta ett fåtal atomskikt åt gången. Nyckeln till denna metod är att cykla oberoende steg som utförs i en viss ordning och bibehålla god kontroll. Att belägga skivans yta med en prekursor är det första steget, och sedan introduceras olika gaser för att reagera med prekursorn för att bilda den önskade substansen på waferytan.

Fysisk ångdeposition (PVD)

Som namnet antyder hänvisar fysisk ångavsättning till bildandet av tunna filmer med fysiska medel. Sputtering är en fysisk ångavsättningsmetod som använder argonplasma för att sputtera atomer från ett mål och deponera dem på ytan av en wafer för att bilda en tunn film. I vissa fall kan den avsatta filmen behandlas och förbättras genom tekniker som ultraviolett värmebehandling (UVTP).

Steg 6: Sammankoppling

Halvledares ledningsförmåga är mellan ledare och icke-ledare (dvs isolatorer), vilket gör att vi helt kan kontrollera flödet av el. Waferbaserad litografi, etsnings- och deponeringsprocesser kan bygga komponenter som transistorer, men de måste anslutas för att möjliggöra överföring och mottagning av kraft och signaler.

Metaller används för sammankoppling av kretsar på grund av deras ledningsförmåga. Metaller som används för halvledare måste uppfylla följande villkor:

· Låg resistivitet: Eftersom metallkretsar behöver passera ström bör metallerna i dem ha lågt motstånd.

· Termokemisk stabilitet: Metallmaterialens egenskaper måste förbli oförändrade under metallsammankopplingsprocessen.

· Hög tillförlitlighet: As integrated circuit technology develops, even small amounts of metal interconnect materials must have sufficient durability.

· Tillverkningskostnad: Även om de tre första villkoren är uppfyllda är materialkostnaden för hög för att möta behoven för massproduktion.

Sammankopplingsprocessen använder huvudsakligen två material, aluminium och koppar.

Sammankopplingsprocess i aluminium

Aluminiumsammankopplingsprocessen börjar med aluminiumavsättning, applicering av fotoresist, exponering och framkallning, följt av etsning för att selektivt avlägsna eventuellt överskott av aluminium och fotoresist innan man går in i oxidationsprocessen. Efter att ovanstående steg har slutförts upprepas fotolitografi-, etsnings- och avsättningsprocesserna tills sammankopplingen är fullbordad.

Förutom sin utmärkta ledningsförmåga är aluminium också lätt att fotografera, etsa och deponera. Dessutom har den en låg kostnad och god vidhäftning till oxidfilmen. Dess nackdelar är att den är lätt att korrodera och har låg smältpunkt. Dessutom, för att förhindra att aluminium reagerar med kisel och orsakar anslutningsproblem, måste metallavlagringar läggas till för att separera aluminium från skivan. Denna avlagring kallas "barriärmetall".

Aluminiumkretsar bildas genom avsättning. Efter att wafern kommer in i vakuumkammaren kommer en tunn film som bildas av aluminiumpartiklar att fästa vid wafern. Denna process kallas "ångdeposition (VD)", vilket inkluderar kemisk ångdeposition och fysikalisk ångdeposition.

Kopparsammankopplingsprocess

I takt med att halvledarprocesser blir mer sofistikerade och enhetsstorlekar krymper, är anslutningshastigheten och de elektriska egenskaperna hos aluminiumkretsar inte längre tillräckliga, och det behövs nya ledare som uppfyller både storleks- och kostnadskrav. Det första skälet till att koppar kan ersätta aluminium är att det har lägre motstånd, vilket möjliggör snabbare anslutningshastigheter för enheten. Koppar är också mer pålitligt eftersom det är mer motståndskraftigt mot elektromigration, rörelse av metalljoner när ström flyter genom en metall, än aluminium.

Koppar bildar dock inte lätt föreningar, vilket gör det svårt att förånga och ta bort från ytan på en wafer. För att komma till rätta med detta problem, istället för att etsa koppar, deponerar och etsar vi dielektriska material, som bildar metalllinjemönster som består av diken och vior där det behövs, och fyller sedan de tidigare nämnda "mönstren" med koppar för att uppnå sammankoppling, en process som kallas "damascene". .

När kopparatomer fortsätter att diffundera in i dielektrikumet, minskar den senares isolering och skapar ett barriärskikt som blockerar kopparatomerna från vidare diffusion. Ett tunt kopparfröskikt bildas sedan på barriärskiktet. Detta steg tillåter elektroplätering, vilket är att fylla mönster med högt bildförhållande med koppar. Efter fyllningen kan överskottet av koppar avlägsnas genom metallkemisk mekanisk polering (CMP). Efter färdigställandet kan en oxidfilm avsättas och överskottsfilmen kan avlägsnas genom fotolitografi och etsningsprocesser. Ovanstående process måste upprepas tills kopparanslutningen är klar.

Från ovanstående jämförelse kan man se att skillnaden mellan kopparsammankoppling och aluminiumsammankoppling är att överskottet av koppar avlägsnas med metall CMP snarare än etsning.

Steg 7: Testning

Huvudmålet med testet är att verifiera om kvaliteten på halvledarchippet uppfyller en viss standard, för att eliminera defekta produkter och förbättra chipets tillförlitlighet. Dessutom kommer defekta produkter som testas inte in i förpackningssteget, vilket hjälper till att spara kostnader och tid. Elektronisk formsortering (EDS) är en testmetod för wafers.

EDS är en process som verifierar de elektriska egenskaperna för varje chip i wafertillståndet och därigenom förbättrar halvledarutbytet. EDS kan delas in i fem steg, enligt följande:

01 Elektrisk parameterövervakning (EPM)

EPM är det första steget i testning av halvledarchip. Detta steg kommer att testa varje enhet (inklusive transistorer, kondensatorer och dioder) som krävs för integrerade halvledarkretsar för att säkerställa att deras elektriska parametrar uppfyller standarderna. Huvudfunktionen hos EPM är att tillhandahålla uppmätta elektriska karakteristiska data, som kommer att användas för att förbättra effektiviteten i halvledartillverkningsprocesser och produktprestanda (inte för att upptäcka defekta produkter).

02 Wafers åldringstest

Halvledardefektfrekvensen kommer från två aspekter, nämligen frekvensen av tillverkningsdefekter (högre i det tidiga skedet) och frekvensen av defekter under hela livscykeln. Wafer-åldringstest avser att testa wafern under en viss temperatur och AC/DC-spänning för att ta reda på de produkter som kan ha defekter i ett tidigt skede, det vill säga att förbättra tillförlitligheten hos slutprodukten genom att upptäcka potentiella defekter.

03 Detektering

Efter att åldringstestet är klart måste halvledarchippet anslutas till testenheten med ett sondkort, och sedan kan temperatur-, hastighets- och rörelsetesterna utföras på wafern för att verifiera de relevanta halvledarfunktionerna. Se tabellen för en beskrivning av de specifika teststegen.

04 Reparation

Reparation är det viktigaste teststeget eftersom vissa defekta chips kan repareras genom att byta ut de problematiska komponenterna.

05 Prickar

De chips som inte klarade eltestet har sorterats ut i de tidigare stegen, men de måste fortfarande märkas för att särskilja dem. Tidigare behövde vi märka defekta chips med specialbläck för att säkerställa att de kunde identifieras med blotta ögat, men nu sorterar systemet dem automatiskt efter testdatavärdet.

Steg 8: Förpackning

Efter de föregående flera processerna kommer wafern att bilda kvadratiska chips av samma storlek (även känd som "single chips"). Nästa sak att göra är att få individuella spån genom att skära. De nyskurna spånen är mycket ömtåliga och kan inte utbyta elektriska signaler, så de måste bearbetas separat. Denna process är förpackning, vilket inkluderar att bilda ett skyddande skal utanför halvledarchippet och låta dem utbyta elektriska signaler med utsidan. Hela förpackningsprocessen är uppdelad i fem steg, nämligen wafersågning, enkelspånfästning, sammankoppling, formning och förpackningstestning.

01 Rånsågning

För att skära otaliga tätt anordnade spån från skivan måste vi först noggrant "slipa" baksidan av skivan tills dess tjocklek möter förpackningsprocessens behov. Efter slipning kan vi skära längs ritslinjen på skivan tills halvledarchipset separeras.

Det finns tre typer av råsågningsteknik: knivskärning, laserskärning och plasmaskärning. Bladtärning är användningen av ett diamantblad för att skära skivan, som är utsatt för friktionsvärme och skräp och därmed skadar skivan. Lasertärning har högre precision och kan enkelt hantera wafers med tunn tjocklek eller litet ritsavstånd. Plasmatärning använder principen för plasmaetsning, så denna teknik är också användbar även om ritsavståndet är mycket litet.

02 Tillsats för enkel wafer

Efter att alla chips har separerats från wafern måste vi fästa de individuella chipsen (enkla wafers) till substratet (blyramen). Substratets funktion är att skydda halvledarchipsen och göra det möjligt för dem att utbyta elektriska signaler med externa kretsar. Flytande eller fasta tejplim kan användas för att fästa chipsen.

03 Sammankoppling

Efter att ha fäst chippet på substratet måste vi också ansluta kontaktpunkterna för de två för att uppnå elektrisk signalutbyte. Det finns två anslutningsmetoder som kan användas i det här steget: trådlimning med tunna metalltrådar och flip chip bondning med sfäriska guldblock eller tennblock. Trådbindning är en traditionell metod, och flip chip bonding-teknik kan påskynda halvledartillverkningen.

04 Gjutning

Efter att ha slutfört anslutningen av halvledarchippet behövs en formningsprocess för att lägga till ett paket på utsidan av chipet för att skydda den integrerade halvledarkretsen från yttre förhållanden som temperatur och fuktighet. Efter att paketformen är gjord efter behov måste vi sätta halvledarchipet och epoxiformmassan (EMC) i formen och försegla den. Det förseglade chipet är den slutliga formen.

05 Förpackningstest

De marker som redan har fått sin slutgiltiga form måste också klara det slutliga defekttestet. Alla färdiga halvledarchips som går in i det slutliga testet är färdiga halvledarchips. De kommer att placeras i testutrustningen och ställa in olika villkor som spänning, temperatur och luftfuktighet för el-, funktions- och hastighetstester. Resultaten av dessa tester kan användas för att hitta defekter och förbättra produktkvaliteten och produktionseffektiviteten.

Utveckling av förpackningsteknik

Eftersom chipstorleken minskar och prestandakraven ökar, har förpackningar genomgått många tekniska innovationer under de senaste åren. Vissa framtidsorienterade förpackningsteknologier och lösningar inkluderar användningen av deponering för traditionella back-end-processer såsom wafer-level packaging (WLP), stötprocesser och RDL-teknik (redistribution layer) samt etsnings- och rengöringstekniker för front-end wafer tillverkning.

Vad är avancerad förpackning?

Traditionell förpackning kräver att varje chips skärs ut ur skivan och placeras i en form. Wafer-level packaging (WLP) är en typ av avancerad förpackningsteknik, som avser direkt förpackning av chipet som fortfarande finns på wafern. Processen med WLP är att paketera och testa först och sedan separera alla bildade chips från wafern på en gång. Jämfört med traditionella förpackningar är fördelen med WLP lägre produktionskostnad.

Avancerade förpackningar kan delas in i 2D-förpackningar, 2,5D-förpackningar och 3D-förpackningar.

Mindre 2D-förpackning

Som nämnts tidigare inkluderar huvudsyftet med förpackningsprocessen att sända signalen från halvledarchippet till utsidan, och de gupp som bildas på skivan är kontaktpunkterna för att skicka in-/utgångssignaler. Dessa gupp är uppdelade i fan-in och fan-out. Den förra solfjäderformade är inuti chipet, och den senare solfjäderformade ligger utanför chipområdet. Vi kallar in-/utgångssignalen I/O (ingång/utgång), och antalet in/utgångar kallas I/O-räkning. I/O-antal är en viktig grund för att bestämma förpackningsmetoden. Om I/O-antalet är lågt används fläktförpackning. Eftersom chipstorleken inte förändras mycket efter förpackning kallas denna process även för chip-scale packaging (CSP) eller wafer-level chip-scale packaging (WLCSP). Om I/O-antalet är högt används vanligtvis fan-out-paketering, och omfördelningslager (RDL) krävs förutom bump för att möjliggöra signaldirigering. Detta är "fan-out wafer-level packaging (FOWLP)."

2.5D förpackning

2.5D-paketeringsteknik kan lägga två eller flera typer av chips i ett enda paket samtidigt som signaler kan dirigeras i sidled, vilket kan öka storleken och prestanda för paketet. Den mest använda 2.5D-paketeringsmetoden är att placera minnes- och logikchips i ett enda paket genom en kiselmellanläggare. 2.5D-förpackningar kräver kärnteknologier som genomgående kiselvias (TSV), mikrobular och finpitch RDL.

3D-paketering

3D-paketeringsteknik kan placera två eller flera typer av chips i ett enda paket samtidigt som signaler kan dirigeras vertikalt. Denna teknologi är lämplig för halvledarchips med mindre och högre I/O-antal. TSV kan användas för chips med höga I/O-antal, och trådbindning kan användas för chips med låga I/O-antal, och slutligen bilda ett signalsystem där chipsen är anordnade vertikalt. Kärntekniken som krävs för 3D-paketering inkluderar TSV och mikrobump-teknik.

Hittills har de åtta stegen för tillverkning av halvledarprodukter "waferbearbetning - oxidation - fotolitografi - etsning - tunnfilmsavsättning - sammankoppling - testning - förpackning" införts fullt ut. Från "sand" till "chips" utför halvledarteknik en riktig version av att "förvandla stenar till guld".

VeTek Semiconductor är en professionell kinesisk tillverkare avTantalkarbidbeläggning, Silikonkarbidbeläggning, Speciell grafit, KiselkarbidkeramikochAnnan halvledarkeramik. VeTek Semiconductor har åtagit sig att tillhandahålla avancerade lösningar för olika SiC Wafer-produkter för halvledarindustrin.

Om du är intresserad av ovanstående produkter är du välkommen att kontakta oss direkt.  

Mob: +86-180 6922 0752

WhatsAPP: +86 180 6922 0752

E-post: anny@veteksemi.com